供应十速海速芯单片机TM52F1363免费开发方案

概述 tm52系列f1363是一个新的,快速的8051架构,与业界标准8051指令集完全兼容的8位单片机,并保持 了8051外围的功能模块。通常情况下,tm52执行指令,比传统的8051架构快六倍。 tm52-f1363通过集成多种功能在芯片上,提供更高的性能,更低的成本,能快速进入市场,包括8k字 节的闪存(flash)程序存储器, 128字节eeprom, 512字节sram,低电压复位(lvr),低电压检测 (lvd),双时钟省电工作模式,8051标准uart和定时器timer0/timer1/timer2,实时计时器timer3, 7 组16位脉冲宽度调制器(pwm),19通道的12位模数转换器(adc), i 2c接口和看门狗定时器(wdt)。 它的高可靠性和低功耗的特性,可广泛适用于消费电子及家用电器产品。
基本功能 1. 标准 8051 指令集,快速的机器周期  指令执行比传统 8051 快六倍 2. flash 程序存储器  8k 字节  支持 icp(在线编程)或 isp(在系统编程)的闪存程序码  在 iap(在应用编程)模式可以作为 eeprom,以字节的方式存取  程序码保护功能  内建 iap 防死机看门狗模式  至少 1 万次的擦写次数  至少 10 年的数据保存时间 *每个 iap 地址可烧写 10000 次(典型值)以上, 客户如需更多烧写次数, 可规划一 rom 区域分散 iap data 写入的地址, 本公司可提供该使用方式之源程序.
3. 128 字节 eeprom 数据存储器  至少 3~5 万次的擦写次数  至少 10 年的数据保存时间 4. 总计 512 字节 sram(iram+xram)  256 字节 iram 在 8051 内部数据存储器区  256 字节 xram 在 8051 外部数据存储区(由 movx 指令存取) 5. 2 种系统时钟类型选择  快时钟使用内部 rc(frc, 16.588 mhz)  慢时钟使用内部 rc(src, 80 khz)  系统时钟可以通过 1/2/4/16 选项除频 6. 8051 标准定时器 – timer0/1/2  16 位 timer0,支持 t0o 时钟输出供蜂鸣器应用  16 位 timer1,支持 t1o 时钟输出供蜂鸣器应用  16 位 timer2,支持 t2o 时钟输出供蜂鸣器应用 7. 16 位 timer3 时钟  时钟源为慢时钟  中断期可选时钟除以 32768/16384/8192/65536 选项 8. 一组 uart  8051 标准 uart, 支援单线 uart 选项 *支持一个 uart，通过 txrxsel（sfr 93h.7）引脚选择到 p30 / p31 或 p02 / p16
9. 七个的 16 位的 pwm 有预分频器/周期调整 10. 一组主 i 2c 接口(master i2c interface) *支持一个 miic，通过 msdasel（sfr b7h.7）引脚选择到 p35 / p16，通过 msclsel（sfr b7h.6）引脚 选择到 p13 / p02 11. 12 位 adc,具有 19 个通道的外部引脚输入和 3 通道内部基准电压  内部基准电压源: vbg 1.22v±1.5% @vcc=2.5v~5.5v, 25℃  内部基准电压源: vss (0v)  内部基准电压源: vcc/4  adc 基准电压源选择选项: vcc / 2.54v 12. lcd 驱动器  软件控制 com0~3  1/2 lcd 偏压 13. 13 来源,4 中断优先级  timer0/timer1/timer2/timer3 中断  int0/int1 下降沿/低电平中断  int2 下降沿中断  端口 0/端口 1/端口 2/端口 3 引脚电平变化中断  uart tx/rx 中断  adc 中断  master i 2c (miic) 中断  lvd 中断  pwm0/pwm1 中断 14. 引脚中断能将 暂停/停止模式下的 cpu 唤醒  int0~int2 中断和唤醒  端口 0/1/2/3 每个引脚可以定义为唤醒和中断引脚(通过引脚电平变化) 15. 26 可编程 i/o 引脚  cmos 推挽输出  伪开漏或开漏输出  施密特触发输入  引脚上拉可以使能/禁止 16. 独立的 rc 振荡看门狗定时器  400ms/200ms/100ms/50ms 可选择的看门狗超时选项